Mantık Devreleri

1. Hafta | İşaretler ve mantık ailelerine giriş

Bu hafta sonunda

Bir işaretin zaman ve genlik eksenlerindeki sürekliliğini ayırt edebileceksiniz.

Örnekleme ile nicemlemeyi birbirinden ayırıp basit bir ADC kodu hesaplayabileceksiniz.

Bir veri sayfasından mantık eşikleri ve gürültü payını okuyabileceksiniz.

TTL ve CMOS bağlantısında uyumluluğu gerilim ve akım açısından sınayabileceksiniz.

Fiziksel büyüklükten elektrik işaretine

Ölçülen büyüklük: sıcaklık, ses basıncı veya ışık şiddeti.

Algılayıcı çıkışı: bu büyüklüklerle ilişkili bir gerilim veya akım.

Devre içindeki bilgi: gerilimin değeri veya önceden tanımlı aralığı.

Örnek: ısıtma sisteminde 0,60 V, 30 °C ölçümünü temsil edebilir.

Analog saat ve sayısal gösterge




İki gösterim

Analog saatte ibrenin konumu sürekli değişir.

Sayısal ekranda bilgi basamaklı sayılarla gösterilir.

Görüntüleme biçimi tek başına ölçüm doğruluğunu belirlemez.

Analog işaretin genliği zamanla değişir



Eğri, sürekli değişen bir fiziksel büyüklüğün gerilimle temsilini gösterir.

İki ayrı soru: zaman ve genlik


Zaman ekseni: değer her anda mı, yalnızca seçilen anlarda mı tanımlı?

Genlik ekseni: olası değerler sürekli mi, sonlu sayıda kodla mı sınırlı?

Örneklenmiş fakat nicemlenmemiş veri zaman bakımından ayrık, genlik bakımından süreklidir.


Dijital kod üretmek için örnekleme ve nicemleme birlikte gerekir.

Örnekleme ve basamaklı gösterim




Mavi basamaklar, seçilen anlara ve sonlu genlik düzeylerine karşılık gelir.

Örnekleme: yalnızca seçilen anlar



Örnekleme zamanı belirler. Genliği henüz ikili koda dönüştürmez.

Dört örnekleme anı



Şekil 1.1. İşlemci Sıcaklığının gerilimle örneklenmesi

t_1, t_2, t_3, t_4

Çizgi sürekli işareti gösterir.


Düşey işaretler seçilen örnekleme anlarını gösterir.

Bu noktalarda gerilim ölçülür, sonra kod atanır.

Nicemleme: değeri bir aralığa ata

Giriş aralığı	3 bit kod	Temsil edilen değer
0,0–<1,0 V	000	0 V
1,0–<2,0 V	001	1 V
2,0–<3,0 V	010	2 V
…	…	…
7,0–<8,0 V	111	7 V

3 bit nicemlemenin basamakları



Her 1 V aralık aynı koda gider. Eğriler arasındaki fark bu modelde nicemleme hatasıdır.

Çözümlü örnek: 3 bit ADC

Tam ölçek: 0–8 V. Kod sayısı: $2^3 = 8$. Aralık genişliği: $\Delta = 8/8 = 1$ V.

Ölçülen 5,3 V, [5,6) V aralığındadır. Kod = 5 = 101_2.

Bu basitleştirilmiş gösterimde kodun temsil değeri 5 V, hata 0,3 V olur.

7,9 V en üst koda gider. Aralık dışındaki gerilim doyuma uğrar.

Nicemleme hatası nasıl küçülür?

Aynı gerilim aralığında bit sayısı arttıkça kod aralığı küçülür.

0–8 V için 3 bit: $\Delta = 1$ V. 8 bit: $\Delta = 8/256 = 0{,}03125$ V.

Bit sayısı artsa bile algılayıcı gürültüsü ve devre hataları kalır.

İdeal ADC hesabı, gerçek ölçüm belirsizliğinin tamamını açıklamaz.

2 kHz örneklemede 1,2 kHz sinüs


$f_{\square}$ = 2 kHz ise 1,2 kHz sinüs, örneklerde 0,8 kHz gibi görünebilir.

Katlanma (aliasing), kaydedildikten sonra yalnızca yazılımla geri alınamaz.

Girişte uygun analog bant sınırlama filtresi gerekir.

Bu örnek ADC’ye girişin neden hâlâ analog tasarım gerektirdiğini gösterir.

Aynı örnekler, iki farklı sinüs



f□ = 2 kHz. İki seri aynı noktalara düştüğü için örneklerden özgün frekans seçilemez.

ADC ve DAC: mikrofon örneği


Mikrofon, ses basıncını değişen analog gerilime dönüştürür.

ADC, düzenli örnekleri sonlu bitli sayılara çevirir.

Sayısal işlemci kodlar üzerinde filtreleme veya saklama yapar.

DAC ve çıkış filtresi, hoparlörü sürebilecek analog dalga biçimini hazırlar.

Ses zincirinde ADC ve DAC



İki dönüşüm sınırında analog gerilim, işlemci bölümünde sonlu bitli kod vardır.

Analog ve sayısal temsil

Analog temsilde

Zamandaki değişim ve gerilim değeri doğrudan bilgidir.

Gürültü doğrudan değere eklenebilir.

Ölçüm ön ucu çoğu zaman analogdur.

Sayısal temsilde

Bilgi, sınırları belirlenmiş kodlarla taşınır.

Eşiklerden uzak gürültü, karar sonucunu değiştirmeyebilir.

Örnekleme ve nicemleme çözünürlüğü sınırlar.

Hızlı kontrol: dört sınıflandırma

1. Termokupl gerilimi.

2. Her 1 ms’de okunan, nicemlenmemiş gerilim değerleri.

3. 3 bit ADC kodu 101_2.

4. Lojik kapının 0–5 V arasında geçiş yapan fiziksel çıkışı.

Mantık ailesi neyi belirler?

Aynı lojik işlev, farklı transistor teknolojileriyle gerçeklenebilir.

Aile; giriş/çıkış gerilimleri, akım, hız, güç ve beslemeyi belirler.

RTL ve DTL tarihsel yaklaşımlar, TTL ve CMOS yaygın karşılaştırma örnekleridir.

Bir “NAND” sözcüğü bağlantı uyumluluğu için tek başına yeterli değildir.

Mantık devresi aileleri


Aile	Açılım	Temel teknoloji
RTL	Direnç–transistör lojik	Direnç ağı + bipolar transistor
DTL	Diyot–transistör lojik	Diyot ağı + bipolar transistor
TTL	Transistör–transistör lojik	Bipolar transistor ağı
CMOS	Tamamlayıcı MOS	PMOS + NMOS transistor

SN7400 veri sayfasında dört satır

Parametre	Koşul	Değer	Tasarım yorumu
VCC	Önerilen çalışma	4,75–5,25 V	Mutlak maksimum ile karıştırma
VOH(min)	IOH = −0,4 mA	2,4 V	HIGH çıkışı 5 V varsayma
VOL(max)	IOL = 16 mA	0,4 V	Yük akımını denetle
tPLH	RL = 400 Ω; CL = 15 pF	11 ns tip; 22 ns maks	Gecikmenin test yükünü oku

TI: SN7400 veri sayfasını aç

7400 NAND kapısının iç yapısı



Giriş, kontrol ve çıkış katlarını izleyin. Bu görsel 7400 ailesinin öğretim amaçlı tarihsel örneğidir.

SN7400 ve SN74LS00: aynı işlev, farklı akım

Parametre	SN7400	SN74LS00	Test koşulu
VIH(min), VIL(max)	2,0 V; 0,8 V	2,0 V; 0,8 V	TTL girişleri
VOH(min)	2,4 V	2,5 V	IOH = −0,4 mA
VOL(max)	0,4 V	0,5 V	IOL = 16 mA / 8 mA
IIH(max)	40 µA	20 µA	Giriş HIGH
|IIL(max)|	1,6 mA	0,4 mA	Giriş LOW
ICCL(max)	22 mA	4,4 mA	VCC = MAX; VI = 4,5 V

TI: SN7400 / SN74LS00 veri sayfasını aç

SN74LS04 giriş ve çıkış akımları

Örnek: SN74LS04, altı evirici içeren bipolar TTL entegresidir.

SN74LS04 beslemesi: 4,75–5,25 V. Giriş HIGH ≥ 2,0 V; LOW ≤ 0,8 V.

Çıkışın yük altındaki HIGH/LOW sınırları, besleme geriliminden farklıdır.

Bu yüzden “5 V entegre = çıkış 5 V” çıkarımı güvenilir değildir.

CMOS: tamamlayıcı anahtarlama


PMOS ve NMOS transistorlar zıt lojik durumlarda iletime geçer.

İdeal durağan durumda doğrudan beslemeden toprağa yol bulunmaz.

Geçişlerde yük kapasiteleri dolar ve boşalır, dinamik güç harcanır.

Sızıntı ve kısa süreli geçiş akımları gerçek devrelerde ayrıca vardır.

CMOS NAND transistör ağı




Tamamlayıcı ağ

Üstte PMOS, altta NMOS ağı bulunur.

Giriş durumuna göre çıkış beslemeye ya da toprağa bağlanır.

Akım yolu ve geçiş anı güç tüketimini etkiler.

SN74HC00: frekans ve dinamik güç



5 V ve Cpd = 20 pF (tipik) için P ≈ Cpd·VCC²·f. Çıkış yükü bu grafikte yoktur.

TI: CMOS güç hesabının koşullarını aç

Boşta kalan CMOS girişi

Bağlanmamış girişin gerilimi belirsiz olabilir.

Eşik bölgesinde kalmak hatalı anahtarlama ve ek güç tüketimi yaratabilir.


Kullanılmayan CMOS girişlerini veri sayfasının tarif ettiği seviyeye bağlayın.

Kullanılmayan çıkışlar için aynı kural geçerli değildir.

Aile adındaki ekler gerilimleri değiştirir

Kod	Aile	Ders için okuma
74 / 74LS	Bipolar TTL	TTL giriş seviyeleri
74HC	Yüksek hızlı CMOS	CMOS giriş eşikleri
74HCT	Yüksek hızlı CMOS	TTL uyumlu giriş eşikleri
4000	CMOS ailesi	Parçaya özgü besleme/eşik

SN74HC00 giriş eşikleri beslemeye bağlıdır



Sütunlar yalnızca veri sayfasında verilen üç besleme noktasını gösterir.

TI: SN74HC00 giriş koşullarını aç

Parça numarası: SN74LS04


74: standart ticari lojik seri.

LS: düşük güçlü Schottky TTL alt ailesi.

04: altı evirici işlevi. “04” tek başına elektrik özelliklerini vermez.

74HC04 ile 74LS04 aynı mantık işlevini taşır, eşikleri farklıdır.

TTL ve CMOS DIP paketleri




SN7400N · TTL



SN74HC00N · CMOS

74HC00 pin yerleşimi



İki kontrol

14 numara besleme, 7 numara ortak toprak.

A ve B girişleri ile Y çıkışları ayrı kapılara aittir.

Bağlamadan önce veri sayfası ve paket yönünü doğrulayın.

Veri sayfasında dört kritik sınır

VIL(max): LOW olarak kesin tanınacak en yüksek giriş gerilimi.

VIH(min): HIGH olarak kesin tanınacak en düşük giriş gerilimi.

VOL(max): belirli çıkış yükünde garanti edilen en yüksek LOW.


VOH(min): belirli çıkış yükünde garanti edilen en düşük HIGH.

SN74HC00: çıkış yükü gerilimi değiştirir

VCC = 4,5 V	Hafif yük: 20 µA	Yük: 4 mA	Sınır türü
VOH(min)	4,40 V	3,84 V	Garanti edilen alt sınır
VOL(max)	0,10 V	0,33 V	Garanti edilen üst sınır
NMH	4,40−3,15 = 1,25 V	3,84−3,15 = 0,69 V	Alıcı: SN74HC00
NML	1,35−0,10 = 1,25 V	1,35−0,33 = 1,02 V	Alıcı: SN74HC00

TI: SN74HC00 çıkış özelliklerini aç

Gerilim seviyeleri ve gürültü payı



VOH, VIH, VIL, VOL sıralaması gürültü payının neden iki farktan oluştuğunu gösterir.

TTL girişinde 1,4 V ne anlama gelir?

SN74LS04 için LOW: $V_i \leq 0{,}8$ V.

HIGH: $V_i \geq 2{,}0$ V.

$0{,}8\ V < V_i < 2{,}0$ V aralığında lojik karar garanti edilmez.

1,4 V değerine “0,5” veya güvenilir bir 0/1 atamayın.

Gürültü payı: iki farkı hesapla

Yüksek düzey: NMH = VOH(min) − VIH(min).

Alçak düzey: NML = VIL(max) − VOL(max).

Pay negatifse bağlantının gerilim açısından garantisi yoktur.

Formüllerde sürücü çıkışı ile alıcı girişi karşılaştırılır.

Çözümlü örnek: SN74LS04 → SN74LS04

Veri sayfası: VOH(min) = 2,7 V; VIH(min) = 2,0 V.

NMH = 2,7 − 2,0 = 0,7 V.

IOL = 4 mA yük koşulunda VOL(max) = 0,4 V; VIL(max) = 0,8 V.

NML = 0,8 − 0,4 = 0,4 V.

LS04 çıkışı ve HC00 girişi

SN74LS04 HIGH çıkışı için garanti edilen alt sınır: 2,7 V.

SN74HC00 giriş HIGH sınırı, VCC = 4,5 V iken 3,15 V.

2,7 − 3,15 = −0,45 V: HIGH için garanti yok.

Ortak toprak, doğru besleme ve yük koşulları ayrıca gerekir.

TTL uyumlu CMOS: HCT örneği


SN74HCT00 girişinde VIH(min) = 2,0 V; VIL(max) = 0,8 V.

SN74LS04 HIGH alt sınırı 2,7 V ise NMH = 0,7 V.

LS → HCT bağlantısının akım ve çıkış LOW koşulları da denetlenir.

Parça ailesi etiketi tek başına tüm tasarım denetiminin yerini tutmaz.

SN74HC00 gecikmesi ve besleme gerilimi



Girişten çıkışa yayılma gecikmesi. Tipik değer tasarım sınırı değildir.

TI: SN74HC00 anahtarlama özelliklerini aç

Fan-out: bir çıkış kaç giriş sürer?

LS04: HIGH için |IOH| = 0,4 mA, IIH(max) = 20 µA.

HIGH akım sınırı: 0,4 mA / 20 µA = 20 adet LS04 girişi.

LOW için IOL = 4 mA, |IIL| = 0,4 mA: 10 giriş.

Bu yük koşulunda akım bakımından sınır: min(20,10) = 10.

Pozitif ve negatif lojik


Fiziksel gerilim H veya L olabilir. Mantıksal 0/1 eşlemesi bir uzlaşıdır.

Pozitif lojikte H → 1 ve L → 0.

Negatif lojikte H → 0 ve L → 1.

Aynı gerilim dalgası, seçilen eşlemeye göre farklı bit dizisidir.

Pozitif ve negatif lojik eşleme



Solda H mantıksal 1, sağda H mantıksal 0 olarak yorumlanır. Gerilim dalgası aynıdır.

Aktif düşük sinyal: /RESET

Adındaki çizgi ya da “_N” eki, etkin durumun LOW olduğunu gösterebilir.

RESET_N = 0: sıfırlama isteği etkin.

RESET_N = 1: sıfırlama devre dışı.

Sinyal adının anlamı ile fiziksel seviyeyi ayrı okumak hatayı önler.

Çözelim:

A. 0–8 V / 3 bit modelinde 6,4 V girişin ikili kodu nedir?

A. [6,7) V aralığı → 6 → 110_2.

B. SN74LS04 girişine 1,4 V verilirse garanti edilen lojik değer nedir?

B. 1,4 V, 0,8–2,0 V belirsiz aralığındadır. Garanti yok.

C. LS04 → HC00 için 2,7 V ve 3,15 V sınırları nasıl yorumlanır?

C. NMH = −0,45 V. HIGH koşulu veri sayfası sınırlarında sağlanmaz.

Kaynaklar ve veri sayfaları

R. F. Tinder, Engineering Digital Design, Prentice Hall.

Taner Arşan ve Rıfat Çölkesen, Lojik Devre Tasarımı, Papatya.

Texas Instruments: SN7400/LS00, SN74LS04, SN74HC00, SN74HCT00.

TI: CMOS Power Consumption and Cpd Calculation uygulama notu.

Analog Devices: ADALM2000 ADC ders etkinliği.